Fpga En Sistemas De Negocio

En-FPGA8482 Los sistemas de comercio reducen la latencia comercial Publicado el 16 de septiembre de 2010 La latencia de la respuesta comercial se redujo a menos de dos microsegundos al combinar NASDAQ ITCH y OUCH en un solo FPGA David Buechner, Vicepresidente, Impulse: Donde han equipado matemáticos y desarrolladores de algoritmos para mejorar dramáticamente la latencia. En-FPGAtrade Trading Systems (www. infpga) han anunciado un diseño de referencia de comercio automatizado acelerado por hardware que realiza el manejo de alimentación de ITCH de NASDAQ y la entrada de órdenes de OUCH saliente que se ejecuta en 10Gb Ethernet, con menos de dos microsegundos de latencia. El sistema se presentará en la feria y sala de conferencias 2010 High Performance Computing Financial Markets, stand 424, en la ciudad de Nueva York el 20 de septiembre de 2010. El sistema in-FPGA tiene como objetivo permitir a los operadores lograr latencias de respuesta que son una fracción de lo que Puede lograrse utilizando sistemas basados ​​en CPU. Los visitantes del programa podrán ver el hardware real utilizado para la descodificación de datos de mercado y la entrada de órdenes de salida, con toda la funcionalidad realizada completamente en la lógica de FPGA (Field Programmable Gate Array) de alto rendimiento. Se dice que el sistema resultante alcanza una latencia de 2 microsegundos hoy, con mejoras esperadas en el rendimiento a lo largo de 2010. Estas plataformas de referencia basadas en FPGA apuntan a operar a varias veces la velocidad de los servidores basados ​​en microprocesadores más grandes. Su todo sobre la latencia comercial, dijo Cameron Elliott, diseñador jefe del sistema en FPGA. El comercio basado en FPGA puede responder a los datos del mercado un orden de magnitud más rápido que los servidores basados ​​en Linux y 2-5 veces más rápido que los sistemas híbridos de CPU / FPGA. Gran parte de la ganancia viene de simplificar la ruta del hardware, consolidando el procesamiento en un chip de hardware y eliminando las rutas de alta latencia. Lo que hace esto más emocionante para los comerciantes es que pueden implementar su lógica de activación comercial en lenguaje C con Impulse C, en lugar de tener que aprender lenguajes de descripción de hardware como Verilog o VHDL o tener que pasar sus modelos a ingenieros de hardware para su traducción . Herramientas de impulso están en uso en las principales empresas financieras y fondos de cobertura, donde han equipado matemáticos y desarrolladores de algoritmos para mejorar dramáticamente la latencia. En-FPGAs sistema de comercio y aplicación de referencia permite a los desarrolladores de software para utilizar la aceleración de hardware para 10Gb Ethernet de procesamiento, dijo David Buechner, vicepresidente de Impulse. Esto ofrece una tecnología disruptiva para las empresas comerciales que quieren ser los primeros en la cola con sus oficios. Artículos populares CBOE confirma la adquisición de Bats por USD 3,2 mil millones ITG lanza la herramienta de previsión de participación en volumen Marex Spectron lanza plataforma de tecnología NEON Fusión de LSEG / DB - Venta potencial de LCH SA por el Grupo de Bolsa de Londres DH y Rabobank Concepto FPGAs de la perfección paralela (Field Programmable Gate Arrays) no puede ser nueva tecnología, pero como la carrera de crujido de datos en el comercio automatizado / algorítmico continúa a intensificarse, podrían ser una idea cuyo tiempo ha Finalmente llega a conversaciones con Alistair MacArthur, Ingeniero de Investigación Senior de Celoxica, quien discute la tecnología actual de FPGA y describe su potencial para tareas tales como el análisis sintáctico de noticias algorítmicas. ¿Qué edad tienen los FPGAs como concepto tecnológico? Más de veinte años. El concepto original fue desarrollado por dos de los fundadores de Xilinx - Ross Freeman y Bernie Vonderschmitt - alrededor de 1984. La idea de Ross Freemans era que en lugar de usar un procesador genérico y software de escritura para ejecutarlo, uno podría personalizar los chips electrónicos para realizar especificaciones Tareas directamente programándolas. En efecto, los cálculos de los programas se implementarían en hardware y no en software. El nombre genérico para este tipo de chip es un Dispositivo Lógico Programable (PLD), con FPGAs un subconjunto de los mismos. Entonces, ¿en qué consiste un chip FPGA? Es esencialmente una forma compleja de memoria estática de acceso aleatorio (SRAM), un tipo muy rápido de memoria comúnmente utilizado para el caché de chips en los procesadores convencionales. Aunque los FPGA modernos pueden contener una serie de componentes adicionales, los tres componentes principales son los registradores, los generadores de funciones (también conocidos como tablas de búsqueda o LUTS) y el reloj FPGA. Cada generador de funciones contiene un conjunto de puertas lógicas1. Normalmente se dispone de modo que tiene cuatro entradas, una salida y un puerto de configuración a través del cual se configuran las puertas lógicas. El concepto básico de operación es que cada generador de funciones puede configurarse para producir una salida particular para un conjunto dado de entradas. Esto puede ser pensado como una tabla de verdad. Por ejemplo, un generador de funciones de 4 entradas podría realizar una coincidencia binaria de 2 bits. Los registros son esencialmente células de almacenamiento individuales capaces de almacenar un bit (0 o 1) de datos. Sin embargo, al igual que las puertas lógicas de un generador de funciones pueden ser configuradas por un programador, los registros pueden agruparse de forma similar en secciones de memoria más grandes, como 8, 32 o 64 bits. El reloj FPGA controla el número de veces por segundo que cada generador de funciones y registro puede recibir entrada y generar salida. Los FPGAs de producción más rápida funcionan actualmente entre 200 y 400MHz, por lo que cada generador de funciones y registro puede por lo tanto procesar teóricamente entrada / salida entre 200m y 400m veces por segundo. Xilinx Virtex 5 Familia de chips FPGA Muchos de los procesadores informáticos estándar tienen relojes mucho más rápidos que eso, por lo que sería la ventaja de rendimiento en el uso de un FPGA La diferencia importante es que una única CPU convencional sólo puede procesar una sola instrucción por ciclo de reloj. Por el contrario, un FPGA puede configurarse como múltiples procesadores virtuales capaces de funcionar en paralelo. Algunos FPGA grandes pueden contener millones de generadores de funciones y registros, por lo que la configuración para una tarea de procesamiento simple, como coincidir con una cadena de texto corto podría dar lugar a un FPGA que rinde decenas de miles de procesadores virtuales. Una configuración como esta, por lo tanto, superará rápidamente una desventaja de velocidad de reloj múltiple de diez o quince. El otro punto a tener en cuenta es que los FPGAs pueden evitar una gran cantidad de latencia de otro sistema. Con un procesador convencional podría estar recibiendo el feed de noticias que está procesando a través de un socket TCP en un chip Ethernet, pero que luego tiene que pasar por una capa MAC, luego un chip North Bridge, luego al bus principal del procesador, luego una interrupción Ha sido marcado, entonces todos los datos deben ser transferidos al espacio del usuario. Todas estas cosas, por supuesto, se puede hacer muy rápidamente, pero hay sin embargo un montón de pasos para pasar por que no se aplican a FPGAs. ¿Por qué no? ¿Es esto una función de cómo FPGAs están conectados a un sistema que tiene mucho que ver con él, sí. En un entorno de producción que abarca la actividad de negociación algorítmica / automatizada, FPGAs es más probable que se encuentran en tarjetas PCI o PCI-X, con las tarjetas que están equipadas con FPGAs de Xilinx y Altera. Una innovación más reciente ha sido colocar el FPGA en un módulo co-procesador que se conecta directamente a la placa base del ordenador. (Estos módulos son producidos por empresas como DRC Computer y sólo se pueden utilizar en placas base multiprocesador AMD que soportan la tecnología HyperTransport). Si un FPGA está montado en una tarjeta PCI, el principal cuello de botella será la velocidad de la conexión PCI. Sin embargo, el advenimiento de la norma PCI-X - con velocidades de transferencia de hasta 4.26 GB / seg (PCI-X 533) - está haciendo esto mucho menos de un problema. Además, los FPGA que se montan en una tarjeta PCI también se pueden alimentar datos directamente desde una toma Ethernet montada en el plano posterior de la tarjeta, pasando por completo el bus PCI. Los FPGAs de co-procesador tienen un canal de acceso aún más rápido - con la versión 3.0 de la especificación de HyperTransport haciendo velocidades de transferencia de hasta 41.6 GB / seg. Una configuración bastante típica sería utilizar una placa base AMD de procesador dual, con un procesador de CPU convencional montado en un socket y un coprocesador FPGA montado en el otro. Una ventaja adicional de este enfoque es que el co-procesador FPGA tiene acceso directo a la memoria del sistema principal. Por lo tanto, cuando se prueban algoritmos basados ​​en noticias, las bases de datos de noticias grandes y cualquier término de búsqueda pueden cargarse directamente en la memoria principal y acceder rápidamente desde allí por el coprocesador FPGA. ¿Qué significa esto en términos prácticos? Bueno, como hemos visto con desarrollos como el anuncio de Dow Jones Newswires de sus Noticias y Archivos para Aplicaciones Algorítmicas, el procesamiento de texto está ganando rápidamente importancia en el comercio algorítmico. Si bien es posible que todavía no hayamos llegado al punto en el que los modelos sólo intercambien los cables de noticias, no obstante hay mucho trabajo en curso sobre la incorporación de flujo de noticias en modelos algorítmicos. El paralelismo de los FPGAs es perfectamente adecuado para el análisis de texto a muy alta velocidad requerido para este enfoque, en el que puede estar buscando varios canales de noticias para un gran número de combinaciones de palabras clave relacionadas quizás con miles de valores. Abordar esta escala de tareas de computación utilizando procesadores informáticos convencionales sería relativamente ineficiente y casi con toda seguridad requeriría de múltiples procesadores si se debía realizar de manera oportuna. Si bien la disponibilidad de procesadores de doble núcleo obviamente ayuda, uno todavía estaría buscando una inversión considerable en hardware para lograr un nivel similar de ejecución paralela - y una factura de electricidad más grande. Podría utilizarse la tecnología de agrupación o rejilla para acceder a la capacidad ociosa, pero esto plantea cuestiones de ancho de banda y sincronización de las comunicaciones. Además, se necesitaría un servidor central adicional para equilibrar la carga y distribuir los trabajos entre los otros procesadores. En última instancia, si se evalúan múltiples expresiones regulares2 (como en el procesamiento de noticias para el comercio algorítmico), el uso de procesadores convencionales es similar a usar un martillo bastante ineficiente para romper una tuerca. . Un FPGA se puede configurar como múltiples procesadores virtuales capaces de funcionar en paralelo. ¿Cómo se comparan las tecnologías a medida que se incrementa la complejidad de las expresiones que se están evaluando? Por ejemplo, si se busca un feed de noticias para expresiones regulares múltiples, se obtiene un rendimiento significativo para FPGAs o CPU de propósito general Hay una diferencia muy significativa. A medida que aumenta el número de expresiones regulares que se están evaluando, el rendimiento de CPU convencional se deteriora apreciablemente en relación con el de un FPGA. Aunque las cifras exactas dependerán obviamente de las circunstancias individuales, es una aproximación razonable decir que en el momento en que se evalúan sólo cincuenta expresiones regulares, una CPU convencional tendrá un tiempo de ejecución de más de 100 veces el de un FPGA comparable. Por lo tanto, ¿por qué los FPGAs han alcanzado tan poca penetración en los mercados financieros hasta la fecha? Es sólo recientemente que los FPGAs se han convertido en una alternativa eficiente y asequible a la potencia de CPU sin procesar. Con el advenimiento de PCI-X e HyperTransport, se ha superado el cuello de botella de las comunicaciones y con las herramientas de programación de software basadas en C para la maduración de FPGAs, los desarrolladores pueden programar el hardware en un entorno familiar basado en C. Además, creo que la gente ha tendido a seguir con la tecnología informática convencional por una serie de razones: una de las principales razones es la comodidad - las personas naturalmente prefieren quedarse con la tecnología que ya conocen. Se percibe como menos riesgoso tanto para la organización como para ellos personalmente en términos de carrera. Esto se aplica tanto a los negocios como a las funciones tecnológicas, por lo que un gerente de línea de negocio tratando de evangelizar a los FPGA es probable que encuentre resistencia de un departamento de TI que puede no entender la tecnología y en cierto sentido sentirse amenazado por ella. El otro problema para muchas personas que podrían estar preparados para usar FPGA es que muchas de las empresas que proporcionan servicios en el espacio son relativamente nuevas y / o pequeñas. Por lo tanto, se consideran un mayor riesgo como proveedores, especialmente cuando se comparan con los nombres de la industria de larga tradición que venden tecnología convencional. ¿Hay participantes significativos en el mercado que utilizan FPGA? Sí, algunos participantes se están comprometiendo con nosotros para aprovechar las capacidades de procesamiento paralelo de los FPGA para procesos iterativos que pueden beneficiarse del paralelismo. Por ejemplo, estamos tratando con una serie de grandes bancos de inversión que están utilizando FPGAs para las simulaciones Monte Carlo como parte de sus procesos de gestión de riesgos. Las ganancias de rendimiento que son posibles al usar FPGAs para este tipo de problema pueden ser sustanciales. Por ejemplo, acabamos de completar un prototipo de implementación de un modelo de precios de opción para un banco de inversión que funciona 400 veces más rápido en un FPGA que en procesadores convencionales, además de consumir menos menos energía. Figura 1 Cómo un FPGA realizar una búsqueda de texto como parte de un modelo algorítmico Como he mencionado anteriormente, cada par de entradas a un generador de funciones FPGA es capaz de comparar dos bits. Los códigos ASCII para las letras del alfabeto consisten en ocho bits - por ejemplo, la mayúscula A está representada en binario como 01000001. Por lo tanto, como un ejemplo extremadamente simple, si desea comprobar una corriente de noticias para la presencia de la letra A usted Necesitaría utilizar cuatro generadores de función (ocho pares de entradas) conectados a otro generador de una sola función. También necesitaría dieciséis registros de un bit para almacenar (almacenar a corto plazo) los datos entrantes de los canales de noticias y el valor de búsqueda A deseado. (Ocho bits para el código ASCII para cada letra entrante del feed de noticias y ocho para el código ASCII para la cadena de búsqueda A). La figura 1 es una ilustración esquemática de esto, con los registros mostrados en rosa, los primeros generadores de funciones de fase en azul y el segundo generador de funciones de fase en verde. Las flechas y líneas negras representan la ruta de entrada para la cadena de búsqueda A y los números en cuadros a la izquierda de los registros representan (de arriba a abajo) el código ASCII binario para A (01000001). El código binario ASCII para cada bit de cada carácter en el feed de noticias se aplicaría en el mismo orden correspondiente a las flechas / líneas rojas. Si, como se ilustra en la Figura 1, ambas entradas rojas de un generador de funciones coinciden con las entradas negras correspondientes (los bits de cadena de búsqueda), entonces el generador emitirá un 1 (la conexión de salida es la línea azul en el RHS del generador) . Esta salida es alimentada al segundo generador de funciones de fase junto con la salida de todos los otros generadores de primera fase. Si las cuatro entradas del segundo generador de fase son 1, también emitirá una 1 (línea verde en RHS) indicando que se ha encontrado la letra A en el flujo de texto. Este es obviamente un ejemplo muy trivial, pero el concepto básico puede ampliarse para acomodar búsquedas mucho más complejas que impliquen múltiples palabras que deben estar a una cierta distancia unas de otras. Si se cumplía esta condición, la información podría entonces pasarse al modelo algorítmico para desencadenar una determinada acción, como la suspensión de la negociación o el redimensionamiento de los trozos de posición. El paralelismo de los FPGAs es perfectamente adecuado para el análisis de texto a muy alta velocidad requerido en situaciones en las que se están proyectando varias fuentes de noticias para un gran número de combinaciones de palabras clave relacionadas quizás con miles de valores. Usted ya ha esbozado algunas de las razones de la lenta FPGA adopción en los mercados financieros, pero esto todavía suena demasiado bueno para ser verdad. ¿Hay un obstáculo de costo significativo para FPGAs? El hardware, especialmente cuando se ve en términos de su costo de procesamiento por dólar, no es particularmente caro. En el nivel de entrada, las tarjetas externas FPGA conectadas al USB empiezan alrededor de 1000, mientras que una placa FPGA de alto rango PCI-X puede costar 10.000. Obviamente, en ambos casos, tendrías que tener en cuenta el costo de una computadora relativamente baja especificada a la que la placa FPGA estaría conectada. Sin embargo, cuando se considera que la marca razonablemente especificado cuatro servidores Opteron procesador comienzan en alrededor de 9000, los costos relativos siguen siendo favorables a la FPGA. Incluso un FPGA de gama media, alrededor de 5000, mostrará un rendimiento sustancialmente mayor en el tipo de procesamiento de texto que hemos estado discutiendo que un servidor convencional de cuatro procesadores. La alternativa del coprocesador es también competitiva, por ejemplo, los módulos de DRC Computers empiezan a aproximadamente 4500, pero probablemente caerá en el tiempo (a medida que aumenten los volúmenes) hasta cerca de 3000. El entorno de diseño de software puede ser un obstáculo para el costo. Los kits de herramientas de programación para FPGA usualmente comienzan en el rango de 40 a 50.000. Mientras que suena mucho, son comprados típicamente por las compañías de la electrónica, tales como fabricantes del teléfono móvil, que pueden amortizar ese coste a través de potencialmente centenares de millares de unidades. Del mismo modo, para un broker dealer desarrollando algoritmos múltiples para sus propios clientes o sus clientes, esto podría no ser una gran barrera, pero para entidades como los hedge funds más pequeños sería. La ventaja hoy en día es que las herramientas de diseño basadas en C han reducido el tiempo de diseño de hardware y estas eficiencias equivalen directamente a los ahorros-meses de esfuerzo y ahorro de costes de diseño. Hasta la fecha, nadie parece estar desarrollando herramientas FPGA de bajo costo para la búsqueda de cadenas de texto y otras tareas relacionadas con el desarrollo y el comercio de algoritmos. La mayoría de los esfuerzos en este espacio se centran todavía en acelerar el software financiero relacionado con los modelos de riesgo o opción, aunque esto debería cambiar a medida que las oportunidades que ofrecen las FPGAs en el comercio automatizado / algorítmico sean más ampliamente apreciadas. Artículos populares CBOE confirma la adquisición de Bats por USD 3,2 mil millones ITG lanza la herramienta de previsión de participación en volumen Marex Spectron lanza plataforma de tecnología NEON Fusión de LSEG / DB - Venta potencial de LCH SA por el Grupo de Bolsa de Londres DH y Rabobank Concepto Copyright Copy Automated Trader Ltd 2016 - Estrategias Compliance Technology He leído sobre diferentes implementaciones de sistemas HFT en FPGAs. Mi pregunta es, ¿qué parte de los sistemas HFT se implementan principalmente en FPGAs hoy en día son FPGAs todavía muy popular es sólo el controlador de alimentación implementado en los FPGAs Porque algunos de estos sistemas descritos anteriormente sólo tienen un controlador de alimentación implementado en el FPGA, Demasiado, o es demasiado difícil de implementar en FPGAs. Otros afirman que también han implementado estrategias de negociación en FPGAs o utilizando NICs de alto rendimiento en lugar de FPGAs para construir sistemas HFT. He leído sobre diferentes enfoques, pero me resulta difícil comparar ya que la mayoría de los resultados se prueban en diferentes conjuntos de entrada. Preguntamos Mar 9 14 a las 21:06 Heres una manera de pensarlo: imagina que puedes hacer algo en un ASIC (es decir, directamente en hardware). Sin embargo, el proceso de fabricación es en sí mismo caro, y se obtiene un diseño que no se puede cambiar después. Los ASIC tienen sentido para tareas predefinidas como Bitcoin mining, algoritmos de procesamiento de datos bien conocidos, etc. Por otro lado, tenemos CPUs ordinarias (así como coprocesadores CPUs y GPUs) que son de uso general, pero procesan un pequeño (en términos De instrucciones simultáneas) conjunto de instrucciones a una velocidad muy alta. FPGAs son el medio terreno. Son emuladores de hardware y, como tales, pueden considerarse 10 veces más lentos que el hardware real, pero aún así son más eficaces para operaciones concurrentes que las CPUs, siempre y cuando se pueda utilizar el dado para extender su lógica en consecuencia. Algunos usos de los FPGAs son: Transcodificación de vídeo (por ejemplo, decodificación de vídeo HD en televisores), así como varias tarjetas de adquisición de datos Análisis fijo de la estructura de datos (Regex parsing) Simulación de sistemas discretos (por ejemplo, simulando el resultado de un juego de cartas) Aplicaciones como por ejemplo En la investigación aeroespacial o científica El problema con los FPGAs para los usos cuánticos es que no es tan bueno para los cálculos de punto flotante, en particular porque las CPU ordinarias ya están optimizadas para eso con cosas como SIMD. Sin embargo, para cualquier estructura de datos de punto fijo o de tamaño fijo, el diseño FPGA le permite configurar el dispositivo para realizar un gran procesamiento al mismo tiempo. Algunas cosas que se hacen en el comercio están utilizando FPGA para los manejadores de alimentación (analizar directamente desde el flujo de red), así como la construcción de ciertas partes de la estructura comercial (por ejemplo, libros de pedidos) en el hardware con el fin de poder hacer frente a la rápida evolución de la estructura de datos sin Cargando la CPU. Los FPGAs tienen como objetivo principal tratar la preocupación de procesar rápidamente los datos sin pagar los costos de propagación. Esto es particularmente en contraste con dispositivos como GPGPU (o cualquier tarjeta de vivienda PCI, como Xeon Phi) que pagan multas de rendimiento por obtener datos desde / hacia el dispositivo. Dicho esto, las opciones de DMA están mejorando en este sentido, también. Los FPGAs realmente no son más que los mismos bloques lógicos repetidos una y otra vez en todo el silicio, con conmutadores configurables para conectar los bloques lógicos juntos. Esto hace que los FPGAs sean muy buenos - y rápidos - en el tratamiento de problemas repetitivos que pueden describirse en un circuito de hardware que no cambia durante el funcionamiento. Y usted puede tener literalmente miles o decenas de miles de estos circuitos, todos trabajando en paralelo al mismo tiempo, en un solo FPGA. CPU por otro lado se basan en torno a la ALU, que carga instrucciones, carga datos, opera en los datos, tal vez almacena los resultados, y luego lo hace de nuevo. Las CPUs son entonces muy buenas - y rápidas - en el tratamiento de problemas que están cambiando continuamente - tanto en tamaño y en alcance como en cambiar entre diferentes tareas. La CPU de hoy o núcleo tendrá decenas a cientos de ALUs con pipelines paralelos para datos e instrucciones, lo que los hace muy rápidos en problemas complejos que se pueden trabajar en paralelo. Estos diseños hacen que los FPGA sean más rápidos en problemas más sencillos que pueden ser atacados con una arquitectura paralela extensa, como condensar múltiples fuentes de datos en menos de un segundo, cable a cable o disparar una compra, vender o cancelar previamente En un precio que coincida con un patrón particular. Los CPUs son más rápidos en problemas más complejos que requieren menos paralelismo, como el cálculo de la canasta de compras, ventas y cancelaciones necesarias para mantener una cartera ajustada al riesgo o integrar una serie de fuentes de precios y noticias de diferentes edades y Comerciantes y la gerencia para decidir qué ajustes harán al sistema comercial. Donde FPGAs se utilizan en HFT depende mucho de la arquitectura de la tienda en particular. Se utilizan mejor realizando tareas simples, repetitivas, amplias y realizándolas rápidamente. CPUs son un cuchillo suizo que puede hacer casi cualquier cosa, especialmente donde los requisitos están cambiando y las dimensiones del problema no se entienden completamente desde el principio. Respondió Mar 11 14 at 17:10 Su pregunta realmente no tiene mucho sentido. Es como preguntar cuánto del cableado en la infraestructura de comercio utiliza la fibra óptica y cuánto de ella utiliza cobre. La mejor respuesta que podemos darle es que un FPGA no es una bala mágica. Esta es una interpretación incorrecta del papel blanco de Ciscos. Hay muy poco solapamiento entre los casos de uso de tejido de conmutación y los de un FPGA. Qué parte de los sistemas HFT se implementan en su mayoría en FPGAs hoy en día Actualmente, FPGAs se utilizan a menudo en nuestras impresoras y decodificadores de TV. Responder Mar 9 14 at 21:55 Quiero destacar el bloque de procesamiento de señal digital (DSP) con ALUs. Los FPGAs actuales tienen cientos de bloques de DSP programables, los más grandes tienen miles. Ahora, de repente, tiene a su disposición miles de pequeños procesadores, todos capaces de realizar cálculos en paralelo. Esto es muy superior al paralelismo proporcionado por el Xeon Phi o GPUs. De hecho, si estás haciendo el modelado de precios de opciones o el modelado de riesgo estocástico en FPGA, puedes obtener más de 100 veces más de rendimiento en comparación con las últimas GPUs e incluso más en comparación con las últimas CPUs. Junto con los bloques DSP, el otro factor importante en esta ganancia de rendimiento es el caché de memoria. FPGA tiene una RAM distribuida incorporada que es extremadamente rápida, permitiendo que el ancho de banda de 100TB / s sea alcanzado en el nivel del datapath. El uso de FPGAs de hoy para estrategias de algoritmo proporciona un recurso de computación masivo y masivo que es capaz de dar 100 a 1000 veces más de rendimiento en comparación con las GPUs o CPUs. La advertencia principal es que usted tendría que llegar a ser proficiente en la escritura en Verilog o VHDL :) Sanjay Shah CTO Nanospeed respondió ago 5 14 at 18:05 Una variedad de poderosos, procesadores de muchos núcleos están comenzando a hacer su camino en el hardware Espacio de aceleración que anteriormente era completamente propiedad de FPGAs. Compañías como Tilera, Adapteva y Coherent Logix proporcionan estos procesadores aquí en los EE. UU., con Enyx de Francia también haciendo incursiones. La verdadera medida de efectividad de estos procesadores masivamente paralelos radica en la madurez de sus herramientas de software. Eso es donde el usuario potencial debe centrar su atención. Nadie quiere programar o depurar decenas o cientos de núcleos usando técnicas manuales. Por supuesto, no hace falta decir que el ancho de banda de E / S es tan importante. En mi experiencia personal en este espacio estoy viendo la adopción de los clientes de los procesadores Logix Coherent como co-procesadores o aceleradores de hardware para aceleración de algo de lenguaje C. Al disfrutar del ciclo de diseño rápido de un entorno basado en C, los programadores de algo pueden ajustar el código al contenido de sus corazones y no preocuparse por la codificación de HDL costosa y que requiere mucho tiempo para FPGAs. La partición óptima es que los FPGAs hagan lo que mejor saben hacer: operaciones repetitivas fijas y que los procesadores de muchos núcleos hagan lo que mejor saben hacer: acelerar la productividad de los desarrolladores de algo y la velocidad de ejecución. John Irza, Gerente de Desarrollo de Negocios, Coherent Logix, Inc. respondió ago 6 14 at 0:42 Casi todas las tiendas de HFT utilizan la arquitectura FPGA. Estos dispositivos deben ser reemplazados con frecuencia, ya que rápidamente son superados por las últimas mejoras en velocidad, oleoductos, paralelismo, etc A menos que esté listo para invertir 2 millones al año, averiguar otra estrategia. Muchos individuos que realizan movimientos diarios de precios con lápiz y papel están haciendo miles de millones en Omaha, NB. Respondió Jul 28 at 10:31 Su respuesta 2016 Stack Exchange, IncFramework acelera el desarrollo de aplicaciones de sistemas financieros de ultra baja latencia. Desde el advenimiento del comercio electrónico, una carrera por la velocidad ha seguido para construir las plataformas de comercio más rápido y más inteligente. El tiempo de respuesta ha disminuido de segundos, a milisegundos, a microsegundos. El impulso para el tiempo de respuesta de microsegundos y submicrosecondes simplemente no es posible con el software tradicional o arquitecturas de hardware simples, un hecho que está impulsando la adopción de la tecnología FPGA (field programmable gate array) en sistemas de latencia ultraliviana. Para reducir el riesgo de desarrollar código de lenguaje de descripción de hardware (HDL) de forma nativa en una tarjeta FPGA Ethernet y reducir el tiempo de desarrollo, AdvancedIO ha sido pionera en el uso de marcos FPGA para comunicaciones Ethernet 10-Gigabit (10GE). El conjunto de herramientas del marco de desarrollo AdvancedIO expressXG proporciona la infraestructura necesaria para asegurar un rápido despliegue de servicios financieros y permite una portabilidad sin fisuras a la última generación de tarjetas FPGA. - Rafeh Hulays, PhD, Vicepresidente de Desarrollo de Negocio, AdvancedIO Systems Inc. Información Adicional Ingeniero de PGA, Sistemas de Negociación Únase a un equipo existente para investigar, diseñar y desarrollar hardware personalizado para el comercio. Las responsabilidades incluyen arquitecturar y codificar diseños de FPGA en un lenguaje de descripción de hardware, producir documentos de diseño, realizar análisis de tiempo y planificación de pisos, y validar y analizar diseños para errores y eficiencia. Esta posición requerirá excelentes habilidades de comunicación, ya que los ingenieros de FPGA interactúan tanto con su equipo inmediato como con los operadores. Calificaciones requeridas: -4 años de experiencia en diseño de FPGA. - Experiencia con el ciclo de vida completo del diseño FPGA y el flujo de herramientas de diseño ISE. - Bachelor8217s grado en Ingeniería Eléctrica o Informática o campo relacionado de una universidad de 4 años. GPA fuerte (3,5 o superior). - Excelente conocimiento de verilog. - La capacidad de transición entre lenguajes de hardware y capas de abstracción en una base de necesidad y demostrar excelencia a lo largo. - Excelentes habilidades de comunicación y una ética de trabajo que se desarrolla de forma independiente y dentro de un equipo. Calificaciones deseables: - Experiencia en el diseño FPGA para aplicaciones de red. - Proficiencia con VHDL y SystemVerilog. - Proficiencia con un simulador completo como ModelSim. - La familiaridad con la IP segura y la experiencia de evaluar los núcleos IP de los proveedores. - Familiaridad con la industria de servicios financieros. Empleos en Chicago, Empleo, Chicago, Ingeniero FPGA, Sistemas de trading, Diseño de FPGA, Verilog Atlanta, Austin, Baltimore, Boston, Charlotte, Chicago, Cincinnati, Cleveland, Columbus, Dallas, Denver, Detroit, Fort Lauderdale, Jacksonville, Kansas City, Los Ángeles, Miami, Minneapolis, Nashville, Nueva Jersey, Nueva York, Filadelfia, Phoenix, Raleigh, Salt Lake City, San Antonio, San Diego, San Francisco, San José, Seattle, Silicon Valley, St Louis , Tampa, Washington DC - CHICAGO JOBS - CALIENTE PARA CONTRATAR Servicios Financieros, Hedge Funds, Comercio de Alta Frecuencia y Oportunidades de Negocio Exclusivo. Jr Ingeniero de Soporte Comercial / Desarrollador de Base de Datos SQL Server / C Ingeniero de Software / Desarrollador de Java / Ingeniero de Soporte Comercial 1st Shift / SR Ingeniero de Software Java / Ingenieros de Red Sr Python Multicast / Desarrollador de Sistemas de Negociación C / Ingeniero Financiero / Más Más - NUEVA YORK CITY JOBS - El Gran Fondo de Hedge se está expandiendo Desarrollador de Modelos y Mercados / Analista Cuantitativo / Desarrollador Cuantitativo / Ingeniero de Análisis de Pila Completa / Desarrolladores C / Un grado con un buen GPA. Reubicará y patrocinará. - PHILADELPHIA PA o TRABAJAR A DISTANCIA DE CUALQUIER LUGAR EN LOS EEUU - Ingeniero Senior Arquitecto de Azure / Arquitecto Principal / Ingeniero de Desarrollo Web / Mobile Web / Ingeniero de Web Sr. ENTREVISTA AHORA. QUIEN PARA ALQUILAR - GREAT NECK NY - Desarrollador Front-End Blend / Analista de Soporte Comercial FX / Asociado Desarrollador de Software Algo / Assocate Desarrollador de Software FX / Escritor Técnico. CALIENTE PARA CONTRATAR Patrocinador. - NUEVA YORK CITY JOBS - empresa comercial con sede en Chicago se está expandiendo en la ciudad de Nueva York Experimentado ETF Trader needed ASAP. - CHICAGO IL o CIUDAD DE NUEVA YORK. Sr Ingeniero de Software con C y C. La renta fija es un plus. Muy caliente para contratar - TEMPE AZ. Interruptores de servidor / arreglar ingenieros. Posiciones múltiples. Entrevista ahora. - FARMINGTON HILLS MI - Gerente de TI. Infraestructura y habilidades en red. Ayudará a reubicar. Especialista en Sistemas de Gestión de la Calidad - Idioma Japonés / Bilingüe Especialista en Sistemas de Gestión de la Calidad - Idioma Japonés / Experiencia Automotriz es una / Más muchos más HOT TO HIRE - DALLAS TX - SR Desarrollador Web de eCommerce. Hot to hire - DEARBORN MI - Gerente de Proyecto con Microsoft Team Foundation. - ST LOUIS MO - Gerente de TI. Epicor ERP. Entrevista ahora - CHICAGO IL - Diseñador Instructivo con eLearning y un Gerente de Proyecto Técnico. - PEABODY MA - SR Consultor de Seguridad de la Información. Entrevista ahora - CHICAGO IL - Todos los niveles de Ingenieros de Software necesarios con Java. Varias aberturas. Trabaje para una prestigiosa firma comercial de Chicago - LONDRES INGLATERRA - Trabajos de Comercio Múltiple Experiencia Comerciante y Técnico de Operaciones con Linux. - HOUSTON TX EMPLEOS - APERTURAS MÚLTIPLES Analista de Datos / Analista de Datos Gerente / Ingeniero de Software de Datos / Ingeniero de Aplicaciones Financieras / Más. Necesita un buen GPA y grado. - CHICAGO IL - Gerente de Proyectos de Software Comercial. LMS y software de eLearning. - DETROIT MI - desarrolladores experimentados de Java. Muy caliente para contratar --- NUEVAS OPORTUNIDADES ADICIONADAS DIARIAMENTE Por favor envíe su curriculum vitae con información de salario a jobsnextstepsystems.